TSMC: Hầu hết các nhà sản xuất chip 7nm sẽ chuyển sang 6nm

Được biết, N6 sẽ sử dụng các quy tắc thiết kế tương tự như N7, giúp các nhà sản xuất chip dễ dàng chuyển sang mật độ bán dẫn cao hơn, giảm chi phí phát triển chip. Và nếu dự đoán của TSMC trở thành sự thật, N6 hiện đang trên con đường trở thành một nút quy trình phục vụ lâu dài, được sử dụng rộng rãi cho công ty.

Như đã báo cáo trước đây, tiến trình 6nm của TSMC áp dụng kỹ thuật in khắc cực tím (EUVL) để giảm độ phức tạp trong sản xuất bằng cách giảm số lượng phơi nhiễm cần thiết cho đa khuôn (ngày nay cần thiết vì N7 của TSMC chỉ sử dụng kỹ thuật in khắc DUV). Trong khi tiến trình N7+ của TSMC sử dụng tối đa 4 lớp EUVL thì N6 sử dụng đến 5 lớp và N5 theo dự kiến sẽ dùng đến 14 lớp.

Ngoài ra, dù tiến trình N6 của TSMC sử dụng dây chuyền sản xuất mới và cung cấp mật độ bán dẫn cao hơn 18% so với N7 nhưng quy tắc thiết kế của 2 tiến trình này tương tự nhau. Sự tương thích này cho phép TSMC tận dụng lại toàn bộ hệ sinh thái thiết kế, dây chuyền sản xuất của tiến trình 7nm cho tiến trình 6nm mới. Nhờ vậy, quá trình phát triển sẽ diễn ra liền mạch, giảm thời gian thiết kế và sản xuất. Hơn nữa, điều này cũng giúp tiến trình 6nm mới tới tay khách hàng nhanh hơn, không cần tiêu tốn quá nhiều nguồn lực kỹ thuật.

Trong khi các đối tác của TSMC đã áp dụng cả 2 tiến trình N7 và N7+ nhưng công ty cho rằng 2 công nghệ này vẫn chiếm hơn 25% doanh thu từ mảng kinh doanh wafer của hãng trong năm nay. N7 vẫn phổ biến hơn so với N7+. TSMC cho rằng các hãng làm chip đang dùng N7 sẽ chuyển sang N6 sau đó sang N5, bỏ qua N7+. Tiến trình N6 dự kiến sẽ bắt đầu được sản xuất vào năm 2020.

Theo: Anandtech