TSMC âm thầm cải thiện các quy trình 7nm và 5nm của mình

Theo trang Gizchina, N7P của TSMC sử dụng các quy tắc thiết kế giống như N7 của công ty, nhưng có các tối ưu hóa đầu cuối (FEOL) và trung cấp (MOL) cho phép tăng hiệu suất 7% ở cùng công suất, hoặc tiêu thụ điện năng thấp hơn 10% ở cùng một tần số. Công nghệ xử lý đã có sẵn cho khách hàng của TSMC, nhà sản xuất chip hợp đồng được tiết lộ tại Hội nghị chuyên đề VLSI 2019 tại Nhật Bản, tuy nhiên công ty dường như không quảng cáo rộng rãi.

N7P sử dụng kỹ thuật in khắc cực tím sâu (DUV) đã được chứng minh để giảm mật độ bóng bán dẫn so với N7. Những khách hàng TSMC cần mật độ bóng bán dẫn cao hơn khoảng 18% đến 20% dự kiến ​​sẽ sử dụng các công nghệ xử lý N7+ và N6 sử dụng kỹ thuật in khắc cực tím (EUV) cho nhiều lớp.

Mặc dù cả N7 và N6 sẽ là quy trình sẽ được sử dụng trong nhiều năm tới, tiến trình chính tiếp theo của TSMC với mật độ, công suất và hiệu suất được cải tiến đáng kể là N5 (5nm). Nó cũng sẽ được cung cấp trong một phiên bản nâng cao hiệu suất được gọi là N5P. Công nghệ này cũng sẽ có tính năng tối ưu hóa FEOL và MOL để giúp chip chạy nhanh hơn 7% ở cùng công suất hoặc giảm mức tiêu thụ 15% ở cùng một tần số.

Theo: Gizchina